

ETRI

반도체실험실



NEWS LETTER


발행일 2026년 3월 31일 | 발행인 정동윤 센터장 | 발행처 반도체소부장기술센터

주요소식

- 공정 지원 대표 사례
- 마이칩인앤아웃
- 내 칩(My Chip) 무료 제작 서비스
- 내 칩(My Chip) 경진대회
- 모아팜활용지원사업
- 고경력 전문가 성과교류회
- 실험실 중단 운영 안내


공정 지원
대표 사례

- (ETRI) 6인치 웨이퍼 기반 등방성 SiO₂ 원자층 식각 기술 개발

(ETRI) 6인치 웨이퍼 기반 등방성 SiO₂ 원자층 식각 기술 개발

한국전자통신연구원(ETRI)은 최근 차세대 3차원 반도체 소자 공정에 적용 가능한 SiO₂ 원자층 식각(Atomic Layer Etching, ALE) 기술을 개발하였다. 이번 연구에서는 기존 열적 ALE 공정에서 주로 사용되던 HF 대신 SF₆ 기반 플루오린 라디칼과 열반응을 결합한 thermo-radical ALE 공정을 적용하여, 6인치 웨이퍼 전면에서 99.83% 수준의 높은 식각 균일도와 자기제한적(self-limiting) 식각 특성을 구현하였다. 또한 최적 공정 조건인 300°C, 5 Torr에서 TEOS 산화막 기준 0.42 Å/cycle의 정밀한 식각 제어를 확보하였으며, 기존 HF 기반 공정보다 약 65% 짧은 공정 시간으로 생산성도 향상시켰다. 연구진은 XPS와 TEM 분석을 통해 해당 공정이 3차원 GAA 구조 내부에서도 손상 없이 등방성으로 산화막을 제거할 수 있음을 확인하였다. 이번 성과는 차세대 GAA 트랜지스터 및 초미세 반도체 공정에 필요한 고정밀 식각 기술의 확장 가능성을 제시한 것으로, 국제 학술지 Langmuir의 26년 1월호에 표지 논문으로 게재되었다.

(<https://doi.org/10.1021/acs.langmuir.5c05255>)



Ref: Langmuir 2026, 42, 2680-2687

마이칩
인앤아웃

- (고려대) '마이칩인앤아웃' 융합형반도체 교육플랫폼



(고려대) '마이칩인앤아웃'으로 확산되는 융합형 반도체 교육 플랫폼

고려대학교 김규태 교수는 학생 대상 반도체 설계교육의 저변을 넓히기 위해 온라인 카페 '마이칩인앤아웃(My Chip In&Out)'을 개설하고, 학생들이 내 칩(My Chip) 제작 서비스를 실제 교육과 설계 실습에 활용할 수 있도록 다양한 정보와 학습 자료를 제공하고 있다. 해당 카페는 프로젝트 참여 안내, 설계 실습 정보, 제작 경험 공유의 장으로 활용되며, 소자 - 공정 - 설계가 연결되는 융합형 반도체 교육의 현장 플랫폼 역할을 하고 있다.

이 사례는 ETRI가 주도로 구축한 공공팹 기반 '내 칩 제작 서비스'가 대학 교육 현장에서 실질적으로 활용되며, 학생들의 설계 역량을 실제 칩 제작 경험으로 연결하고 있음을 보여준다. 무엇보다 주목할 점은, 공공 인프라를 대학 교수가 직접 교육 콘텐츠와 커뮤니티로 확산시키며 학생들에게 설계의 문턱을 낮추고 있다는 점이다. 이는 ETRI가 공공 인프라를 충실히 구축하고 운영하자, 대학 현장이 그 기반 위에서 자발적으로 교육 혁신을 만들어가고 있음을 보여주는 장면이기도 하다. 반도체 설계교육이 강의실을 넘어 설계 - 제작 - 검증 - 발표의 실전 경험으로 이어지고 있다는 점에서, 우리나라 반도체 설계인력양성의 미래에 대한 희망을 보여주는 의미 있는 사례라 할 수 있다. (<https://cafe.naver.com/mychipinout>)



내 칩(My Chip) 무료 제작 서비스… 반도체 설계 인재양성 플랫폼으로 확산

학생들이 직접 설계한 회로를 실제 칩으로 구현해보는 「내 칩(My Chip) 제작 서비스」의 2026년 1차 MPW(Multi-Project Wafer) 신청이 성황리에 마감되었다. 이번 1차 MPW는 겨울방학 기간 중 설계를 진행해야 하는 일정에도 불구하고 역대 최다인 49개 팀이 신청해 높은 관심을 모았다.

이번 성과는 학회 전시부스 운영, 워크숍·교류회·경진대회 등 다양한 홍보 활동과 함께, 각 대학 교수진의 교육과정 반영, 반도체 설계에 대한 학생들의 관심 확대가 함께 이끌어낸 결과로 평가된다. 이를 통해 「내 칩(My Chip) 제작 서비스」가 실전형 반도체 설계교육을 지원하는 대표 플랫폼으로 자리매김하고 있음을 보여주고 있다.

ETRI와 서울대학교, 대구경북과학기술원은 미래 반도체 설계 전문인력 양성이라는 취지를 반영하여 신청한 49개 팀 전원의 칩 제작을 지원하기로 하였으며, 참여기관 간 MPW 분배와 백업 체계를 통해 학생들에게 안정적으로 칩을 제공할 예정이다.

한편, 2026년 2차 MPW는 6월 7일까지 신청을 접수하며, 자세한 일정과 신청 방법은 모아팩 홈페이지에서 확인할 수 있다. (<https://www.moafab.kr/css/myPage/business/myChip/info/>)

또한, 2025년 3차 MPW는 패키지 공정까지 완료되어 2026년 2월 11일에 학생들에게 칩이 배포되었으며, 4월 30일까지 결과보고서를 제출하면 평가를 거쳐 대한전자공학회 학회장 명의의 수료증과 제2회 경진대회 참가자격이 주어진다. 2025년 4차 MPW는 현재 제작 중이며, 2026년 6월 초 배포될 예정이다.

「내 칩(My Chip) 제작 서비스」는 학생들의 설계 아이디어를 실제 칩 제작 경험으로 연결하는 대표적인 공공 지원 프로그램으로서, 앞으로도 대학과 유관기관, 학회와의 협력을 바탕으로 반도체 설계교육 저변을 확대하고, 미래 반도체 산업을 이끌 전문인재 양성에 지속적으로 기여해 나갈 계획이다.

제2회 내 칩(My Chip) 경진대회, 곧지암리조트에서 개최 예정 (‘26.11.27)


대학(원)생의 반도체 설계 역량을 평가하고 성과를 공유하는 「제2회 내 칩(My Chip) 경진대회」가 11월 27일 곧지암리조트에서 열리는 대한전자공학회 추계학술대회와 연계하여 개최될 예정이다. 이번 대회는 「내 칩 제작 서비스」를 통해 실제 칩 제작을 경험한 학생들이 설계, 제작, 측정, 분석 전 과정을 바탕으로 연구성과를 발표하고 경쟁하는 실전형 경연의 장으로 마련되었다.

심사는 대한전자공학회 소속 반도체 회로설계 전문가와 교수진이 참여해 설계의 창의성, 기술 수준, 칩 평가 및 분석 결과를 종합적으로 평가한다. 대상 2팀에는 부총리 겸 과학기술정보통신부 장관상과 300만원의 상금이, 우수상 10팀에는 한국연구재단 이사장상, 대한전자공학회 회장상, ETRI 원장상, 서울대학교 총장상, 대구경북과학기술원 총장상과 150만원의 상금이 수여될 예정이다. 자세한 내용은 대한전자공학회 홈페이지에 공지될 예정이다. (<https://www.theieie.org/>)

2025년 처음 열린 제1회 대회에는 19개 대학, 42개 팀, 총 107명이 참가해 디지털, 아날로그, 혼성신호 집적회로 등 다양한 분야의 우수한 설계 성과를 선보였다. 「내 칩 경진대회」는 앞으로도 매년 정례 개최될 예정이며, 이를 통해 「내 칩 제작 서비스」는 실전형 반도체 설계 인재양성 플랫폼으로 더욱 확산될 것으로 기대된다.

내 칩(My Chip) 무료 제작 서비스

- 2026-1차MPW신청마감
- 2026-2차MPW신청모집 중 (26년6월7일마감예정)



<’25년 3차 MPW 웨이퍼>



<’26년 1차 MPW 설계 DB (ETRI)>

내 칩(My Chip) 경진대회

- ‘26.11.27(금) 개최예정
- 대상 2점:
부총리겸 과학기술정보통신부 장관상 & 300만원
- 우수상 10점:
5개 기관장상(NRF, IEIE, ETRI, SNU, DGIST) & 150만원

2026 모아팩시설 활용지원사업

- 247개 과제 접수
- 선정 심사 진행

대학 연구자를 위한 공공팩 지원, 2026 모아팩시설활용지원사업

ETRI는 과학기술정보통신부가 지원하는 ‘모아팩시설활용지원사업’에 참여하는 인프라 기관으로, 대학 연구자들이 공공 나노·반도체 팩 시설을 보다 원활히 활용할 수 있도록 지원하고 있다. 이 사업은 대학 연구자에게 시설 이용료를 지원해 나노 분야 기초·원천기술 개발을 촉진하고 대학의 연구역량을 높이는 것을 목적으로 하며, 특히 신진·여성·지방대학·비전임 연구자에 대한 지원을 강화해 우수 연구인력 양성에도 힘을 쏟고 있다. 또한 본 사업은 대학 연구자의 공공팩 활용을 뒷받침하기 위해 매년 정기적으로 추진되는 대표적인 연구지원 프로그램으로 자리매김하고 있다.

(<https://www.moafab.kr/css/myPage/bussiness/nanofab/list>)

2026년도 사업은 2월 4일부터 3월 3일까지 신청을 받았으며, 현재 모아팩 참여기관에 접수된 247개 과제를 대상으로 선정평가가 진행되고 있다. 선정평가는 서면평가 방식으로 이뤄지며, 연구목표와 기대효과, 팩 시설 활용의 적절성, 연구와 시설의 연계성, 연구책임자의 수행역량 등을 주요 평가 기준으로 삼는다.

또한 이 사업은 연구자 유형과 연구비 규모에 따라 시설 이용료의 일정 비율을 지원하며, 신진·여성·정부과제가 없는 지방대학 연구자와 비전임 연구자에게는 최대 90%까지 지원이 가능하다. 이를 통해 대학 연구 현장에서 공공 팩 활용 기회를 넓히고, 연구 아이디어가 실제 실험과 검증으로 이어질 수 있는 기반을 제공하고 있다.

고경력 전문가 성과교류회

- 최우수상(국일호 책임), 우수상(박종문 책임) 수상



모아팩, 반도체 고경력 전문가 활용 성과교류회 개최

과학기술정보통신부는 3월 13일(금), 더 플라자 호텔(서울)에서 ETRI를 비롯한 나노 종합기술원, 한국나노기술원, 나노융합기술원이 수행 중인 반도체 분야 고경력 전문가 활용 프로그램의 성과교류회를 개최했다. 본 행사에는 과학기술정보통신부와 해당 사업 참여자 및 참여기관 관계자 등 100여명이 참석해 성과를 공유했다.

행사에서는 4개 참여기관의 성과 포스터 전시와 우수 연구자 성과 발표가 진행되어, 고경력 전문가 활용 사업의 추진 성과와 현장 기여 사례를 폭넓게 확인하는 교류의 장이 마련됐다. 특히 ETRI에서는 고경력 전문가 가운데 반도체 설계 분야의 ‘내 칩 설계’ 활동에 기여한 국일호 책임연구원이 최우수상, 반도체 소자·공정 분야에서 신규 IP 개발에 기여한 박종문 책임연구원이 우수상을 수상하며 성과를 인정받았다.

반도체 고경력 전문가 활용 사업은 공공팩(모아팩)의 첨단 공정기술 역량을 조기에 확보하고, 국내 중소기업이 겪는 반도체 소재·부품·장비 분야의 기술 애로 해결과 국산화 연구개발을 지원하기 위해 2021년부터 추진되고 있다. 민간 반도체 기업에서 축적된 경험과 전문성을 보유한 퇴직 인력을 공공 연구현장에 연계함으로써, 모아팩 참여기관의 기술지원 역량을 높이고 산업현장의 실질적 문제 해결에도 기여하고 있다. 참여기관이 점차 확대되고 있는 만큼, 앞으로도 고경력 전문가들의 역할과 성과가 더욱 기대된다. (<https://www.korea.kr/briefing/pressReleaseView.do?newsId=156748763>)

실험실 운영 중단 안내

- 5/16 (토) ~ 5/25 (월)

실험실 안전점검 및 노후 시설 보수를 위한 운영중단(5/16~5/25)

반도체 실험실은 안전성 확보와 시설 안정화를 위해 일정 기간동안 정전작업을 포함하여 운영을 일시 중단할 계획이다. 이번 조치는 전기설비 법정검사 및 정밀안전진단과 노후 시설 개선·보완 작업을 위해 추진된다.

아울러 신규로 도입하는 연구장비의 원활한 설치를 위한 관련 시설 보완 작업도 병행될 계획이며, 본 조치는 매년 정기적으로 시행되는 사항으로, 보다 안전하고 안정적인 연구환경 유지를 위해 실험실 이용자들의 이해와 협조가 요구된다.

Contact

- 문의처 : 박정현 행정실무원
- 이메일 : jh_park@etri.re.kr
- 연락처 : 042-860-0767

